新方法消除了氧化物半导体分层的不确定性

3D集成电路是提高电子产品效率以满足消费者大量需求的关键部分。它们在不断发展，但将理论发现转化为实际设备并不容易。现在，研究团队的一项新设计可以将这些理论变为现实。

在最近为VLSI研讨会2023发表的一项研究中，东京大学工业科学研究所的研究人员报告了纳米片氧化物半导体的沉积工艺。由该工艺产生的氧化物半导体在晶体管中具有高载流子迁移率和可靠性。

3D集成电路由多层组成，每一层都在整体功能中发挥作用。氧化物半导体作为各种电路元件的材料受到广泛关注，因为它们可以在低温下加工，同时仍然具有高载流子迁移率和低电荷泄漏，并且能够承受高电压。

在电极可能在集成过程中暴露于氧气并被氧化的过程中，使用氧化物而不是金属也有优势。

然而，开发在器件制造中可靠地沉积非常薄的氧化物半导体材料层所需的工艺具有挑战性，并且迄今为止尚未完全确定。最近，研究人员报告了一种原子层沉积(ALD)技术，该技术可产生适合大规模集成的层。

“使用我们的工艺，我们对场效应晶体管(FET)进行了系统研究，以确定它们的局限性并优化它们的特性，”该研究的主要作者KaitoHikake解释说。FET控制半导体中的电流。“我们调整了组件的比例并调整了制备条件，我们的发现促成了多栅极纳米片FET的开发，以实现常关操作和高可靠性。”

研究结果表明，由ALD选择的氧化物半导体制成的FET具有最佳性能。多栅极纳米片FET被认为是第一个将高载流子迁移率和可靠性特性与常关操作相结合的产品。

“在电子等快速发展的领域，将概念验证结果转化为工业相关流程非常重要，”资深作者MasaharuKobayashi说。“我们相信，我们的研究提供了一种可靠的技术，可用于生产满足市场对可制造的高性能3D集成电路的需求的设备。”

这项研究的发现可以为半导体电子设备制造中的一大障碍提供解决方案。希望这将为实际产品带来更多具有高功能的电子设计。