SK海力士5层堆叠3D DRAM制造良率据悉已达56.1%
摘要 【SK海力士5层堆叠3D DRAM制造良率据悉已达56.1%】6月23日，据业内人士透露，SK海力士在6月16日至20日于美国夏威夷举行的著名半导体会议“...
【SK海力士5层堆叠3D DRAM制造良率据悉已达56.1%】6月23日，据业内人士透露，SK海力士在6月16日至20日于美国夏威夷举行的著名半导体会议“VLSI 2024”上发表了有关3D DRAM的研究论文。SK海力士在论文中报告称，其5层堆叠的3D DRAM的制造良率已达56.1%。这意味着在单个测试晶圆上制造的约1000个3D DRAM中生产出了约561个可行器件。实验性的3D DRAM显示出与目前使用的2D DRAM相似的特性。这是SK海力士首次披露其3D DRAM开发的具体数据和运行特性。
郑重声明：本文版权归原作者所有，转载文章仅为传播更多信息之目的，如作者信息标记有误，请第一时候联系我们修改或删除，多谢。